计算机 类型
可以朗读 语音朗读
285千字 字数
2020-03-01 发行日期
展开全部

主编推荐语

数字调制解调技术FPGA实现：工程实例分析

内容简介

本书以Altera公司的FPGA为开发平台，以MATLAB及Verilog HDL为开发工具，详细阐述数字调制解调技术的FPGA实现原理、结构、方法和仿真测试过程，并通过大量工程实例分析FPGA实现过程中的具体技术细节。主要内容包括FPGA实现数字信号处理基础、ASK调制解调、PSK调制解调、FSK调制解调、QAM调制解调，以及扩频通信的设计与实现等内容。本书思路清晰、语言流畅、分析透彻，在简明阐述设计原理的基础上，追求对工程实践的指导性，力求使读者在较短的时间内掌握数字调制解调技术的FPGA设计的知识和技能。

目录

  • 封面
  • 前折页
  • 书名页
  • 内容简介
  • 版权页
  • 第2版前言
  • 第1版前言
  • 目录
  • 第1章　数字通信及FPGA概述
  • 1.1　数字通信系统概述
  • 1.1.1　数字通信的一般处理流程
  • 1.1.2　本书讨论的通信系统模型
  • 1.1.3　数字通信的特点及优势
  • 1.1.4　数字通信的发展概述
  • 1.2　数字通信中的几个基本概念
  • 1.2.1　与频谱相关的概念
  • 1.2.2　带宽的定义
  • 1.2.3　采样与频谱搬移
  • 1.2.4　噪声与信噪比
  • 1.3　FPGA的基础知识
  • 1.3.1　从晶体管到FPGA
  • 1.3.2　FPGA的发展趋势
  • 1.3.3　FPGA的组成结构
  • 1.3.4　FPGA的工作原理
  • 1.4　FPGA与其他处理平台的比较
  • 1.4.1　ASIC、DSP及ARM的特点
  • 1.4.2　FPGA的特点及优势
  • 1.5　Altera公司FPGA简介
  • 1.6　FPGA开发板CRD500
  • 1.6.1　CRD500简介
  • 1.6.2　CRD500典型应用
  • 1.7　小结
  • 参考文献
  • 第2章　设计语言及环境介绍
  • 2.1　HDL简介
  • 2.1.1　HDL的特点及优势
  • 2.1.2　选择VHDL还是Verilog HDL
  • 2.2　Verilog HDL基础
  • 2.2.1　Verilog HDL的特点
  • 2.2.2　Verilog HDL程序结构
  • 2.3　FPGA开发工具及设计流程
  • 2.3.1　Quartus II开发软件
  • 2.3.2　ModelSim仿真软件
  • 2.3.3　FPGA设计流程
  • 2.4　MATLAB软件
  • 2.4.1　MATLAB简介、工作界面和优势
  • 2.4.2　MATLAB中常用的信号处理函数
  • 2.5　MATLAB与Quartus II的数据交换
  • 2.6　小结
  • 参考文献
  • 第3章　FPGA实现数字信号处理基础
  • 3.1　FPGA中数的表示
  • 3.1.1　莱布尼兹与二进制
  • 3.1.2　定点数表示
  • 3.1.3　浮点数表示
  • 3.2　FPGA中数的运算
  • 3.2.1　加、减法运算
  • 3.2.2　乘法运算
  • 3.2.3　除法运算
  • 3.2.4　有效数据位的计算
  • 3.3　有限字长效应
  • 3.3.1　有限字长效应的产生原因
  • 3.3.2　A/D转换的有限字长效应
  • 3.3.3　系统运算中的有限字长效应
  • 3.4　FPGA中的常用处理模块
  • 3.4.1　加法器模块
  • 3.4.2　乘法器模块
  • 3.4.3　除法器模块
  • 3.4.4　浮点数运算模块
  • 3.5　小结
  • 参考文献
  • 第4章　滤波器的MATLAB与FPGA实现
  • 4.1　滤波器概述
  • 4.1.1　滤波器的分类
  • 4.1.2　滤波器的特征参数
  • 4.2　FIR滤波器与IIR滤波器的原理
  • 4.2.1　FIR滤波器原理
  • 4.2.2　IIR滤波器原理
  • 4.2.3　IIR滤波器与FIR滤波器的比较
  • 4.3　FIR滤波器的MATLAB设计
  • 4.3.1　利用fir1函数设计FIR滤波器
  • 4.3.2　利用kaiserord函数设计FIR滤波器
  • 4.3.3　利用fir2函数设计FIR滤波器
  • 4.3.4　利用firpm函数设计FIR滤波器
  • 4.4　IIR滤波器的MATLAB设计
  • 4.4.1　利用butter函数设计IIR滤波器
  • 4.4.2　利用cheby1函数设计IIR滤波器
  • 4.4.3　利用cheby2函数设计IIR滤波器
  • 4.4.4　利用ellip函数设计IIR滤波器
  • 4.4.5　利用yulewalk函数设计IIR滤波器
  • 4.4.6　几种滤波器设计函数的比较
  • 4.5　FIR滤波器的FPGA实现
  • 4.5.1　FIR滤波器的实现结构
  • 4.5.2　采用IP核实现FIR滤波器
  • 4.5.3　MATLAB仿真测试数据
  • 4.5.4　仿真测试Verilog HDL的设计
  • 4.5.5　FPGA实现后的仿真测试
  • 4.6　IIR滤波器的FPGA实现
  • 4.6.1　IIR滤波器的结构形式
  • 4.6.2　级联型结构IIR滤波器的系数量化
  • 4.6.3　级联型结构IIR滤波器的FPGA实现
  • 4.6.4　FPGA实现后的测试仿真
  • 4.7　IIR滤波器的板载测试
  • 4.7.1　硬件接口电路
  • 4.7.2　板载测试程序
  • 4.7.3　板载测试验证
  • 4.8　小结
  • 参考文献
  • 第5章　ASK调制解调技术的FPGA实现
  • 5.1　ASK调制解调原理
  • 5.1.1　ASK信号的产生
  • 5.1.2　ASK信号的解调
  • 5.1.3　ASK解调的性能
  • 5.1.4　多进制振幅调制
  • 5.2　ASK信号的MATLAB仿真
  • 5.3　ASK信号的FPGA实现
  • 5.3.1　FPGA实现模型及参数说明
  • 5.3.2　ASK信号的Verilog HDL设计
  • 5.3.3　FPGA实现ASK信号后的仿真测试
  • 5.4　非相干解调法的MATLAB仿真
  • 5.5　非相干解调法的FPGA实现
  • 5.5.1　非相干解调法的FPGA实现模型及参数说明
  • 5.5.2　非相干解调法的Verilog HDL设计
  • 5.5.3　FPGA实现非相干解调法后的仿真测试
  • 5.6　符号判决门限的FPGA实现
  • 5.6.1　确定ASK解调信号的判决门限
  • 5.6.2　判决门限模块的Verilog HDL实现
  • 5.6.3　FPGA实现判决门限模块后的仿真测试
  • 5.7　位同步技术的FPGA实现
  • 5.7.1　位同步技术的工作原理
  • 5.7.2　位同步模块的Verilog HDL实现
  • 5.7.3　双相时钟信号的Verilog HDL实现
  • 5.7.4　微分鉴相模块的Verilog HDL实现
  • 5.7.5　单稳态触发器的Verilog HDL实现
  • 5.7.6　控制分频模块的Verilog HDL实现
  • 5.7.7　FPGA实现及仿真测试
  • 5.8　ASK信号解调系统的FPGA实现及仿真
  • 5.8.1　解调系统的Verilog HDL实现
  • 5.8.2　完整系统的仿真测试
  • 5.9　ASK调制解调系统的板载测试
  • 5.9.1　硬件接口电路
  • 5.9.2　板载测试程序
  • 5.9.3　板载测试验证
  • 5.10　小结
  • 参考文献
  • 第6章　FSK调制解调技术的FPGA实现
  • 6.1　FSK调制解调原理
  • 6.1.1　2FSK信号的时域表示
  • 6.1.2　相关系数与频谱特性
  • 6.1.3　非相干解调法的原理
  • 6.1.4　相干解调法原理
  • 6.1.5　解调方法的应用条件分析
  • 6.2　2FSK信号的MATLAB仿真
  • 6.2.1　不同调制指数的2FSK信号仿真
  • 6.2.2　2FSK信号非相干解调的仿真
  • 6.2.3　2FSK信号相干解调的仿真
  • 6.3　FSK信号的FPGA实现
  • 6.3.1　FSK信号的产生方法
  • 6.3.2　2FSK信号的Verilog HDL实现
  • 6.3.3　FPGA实现后的仿真测试
  • 6.4　2FSK信号解调的FPGA实现
  • 6.4.1　解调模型及参数设计
  • 6.4.2　2FSK信号解调系统的Verilog HDL实现
  • 6.4.3　FPGA实现后的仿真测试
  • 6.5　MSK信号的产生原理
  • 6.5.1　MSK信号的时域特征
  • 6.5.2　MSK信号的频谱特性
  • 6.5.3　MSK信号的产生方法
  • 6.6　MSK信号的FPGA实现
  • 6.6.1　实例参数及模型设计
  • 6.6.2　MSK信号的Verilog HDL实现及仿真
  • 6.7　MSK信号的解调原理
  • 6.7.1　延迟差分解调法
  • 6.7.2　平方环相干解调法
  • 6.8　MSK信号解调的MATLAB仿真
  • 6.8.1　仿真模型及参数说明
  • 6.8.2　MSK信号的平方环相干解调的MATLAB仿真
  • 6.9　平方环的FPGA实现
  • 6.9.1　锁相环的工作原理
  • 6.9.2　平方环的工作原理
  • 6.9.3　平方环性能参数设计
  • 6.9.4　平方环的Verilog HDL设计
  • 6.9.5　FPGA实现后的仿真测试
  • 6.10　MSK信号解调的FPGA实现
  • 6.10.1　MSK信号解调环路参数设计
  • 6.10.2　顶层模块的Verilog HDL设计
  • 6.10.3　脉冲成形及解调模块的Verilog HDL设计
  • 6.10.4　MSK信号解调环路FPGA实现后的仿真测试
  • 6.11　2FSK调制解调的板载测试
  • 6.11.1　硬件接口电路
  • 6.11.2　板载测试程序
  • 6.11.3　板载测试验证
  • 6.12　小结
  • 参考文献
  • 第7章　PSK调制解调技术的FPGA实现
  • 7.1　DPSK调制解调原理
  • 7.1.1　DPSK信号的调制原理
  • 7.1.2　采用Costas环解调DPSK信号
  • 7.1.3　DPSK调制解调的MATLAB仿真
  • 7.2　DPSK信号解调的FPGA实现
  • 7.2.1　Costas环的参数设计
  • 7.2.2　Costas环的Verilog HDL设计
  • 7.2.3　FPGA实现后的仿真测试
  • 7.3　DQPSK调制解调原理
  • 7.3.1　QPSK调制原理
  • 7.3.2　双比特码元的差分编/解码原理
  • 7.3.3　DQPSK信号的解调原理
  • 7.3.4　DQPSK调制解调的MATLAB仿真
  • 7.4　DQPSK信号的FPGA实现
  • 7.4.1　差分编/解码的Verilog HDL设计
  • 7.4.2　DQPSK信号的Verilog HDL设计
  • 7.5　DQPSK信号解调的FPGA实现
  • 7.5.1　极性Costas环的Verilog HDL设计
  • 7.5.2　FPGA实现后的仿真测试
  • 7.5.3　跟踪策略和解调性能
  • 7.5.4　DQPSK信号解调系统的设计
  • 7.5.5　DQPSK信号解调系统的仿真测试
  • 7.6　π/4 QPSK调制解调原理
  • 7.6.1　π/4 QPSK调制原理
  • 7.6.2　匹配滤波器与成形滤波器
  • 7.6.3　π/4 QPSK信号的差分解调原理
  • 7.6.4　π/4 QPSK调制解调的MATLAB仿真
  • 7.7　π/4 QPSK调制解调的FPGA实现
  • 7.7.1　基带编码的Verilog HDL设计
  • 7.7.2　差分解调的Verilog HDL设计
  • 7.7.3　FPGA实现后的仿真测试
  • 7.8　DQPSK调制解调系统的板载测试
  • 7.8.1　硬件接口电路
  • 7.8.2　板载测试程序
  • 7.8.3　板载测试验证
  • 7.9　小结
  • 参考文献
  • 第8章　QAM调制解调技术的FPGA实现
  • 8.1　QAM调制解调的原理
  • 8.1.1　QAM调制解调系统的组成
  • 8.1.2　差分编码与星座映射
  • 8.1.3　16QAM调制解调的MATLAB仿真
  • 8.2　16QAM信号编/解码的FPGA实现
  • 8.2.1　16QAM信号编码的Verilog HDL设计
  • 8.2.2　16QAM信号解码的Verilog HDL设计
  • 8.2.3　FPGA实现16QAM信号编/解码的仿真测试
  • 8.3　QAM载波同步的FPGA实现
  • 8.3.1　QAM中常用的载波同步算法[10]
  • 8.3.2　极性判决算法的FPGA实现
  • 8.3.3　DD算法载波同步的FPGA实现
  • 8.4　插值算法位同步技术原理
  • 8.4.1　位同步技术的分类及组成
  • 8.4.2　内插滤波器的原理及结构
  • 8.4.3　Gardner定时误差检测算法
  • 8.4.4　环路滤波器与数控振荡器
  • 8.5　插值算法位同步技术的MATLAB仿真
  • 8.5.1　环路滤波器系数的设计
  • 8.5.2　Gardner定时误差检测算法的MATLAB仿真程序
  • 8.5.3　16QAM信号位同步算法的仿真
  • 8.6　插值算法位同步技术的FPGA实现
  • 8.6.1　顶层模块的Verilog HDL设计
  • 8.6.2　内插滤波器模块的Verilog HDL设计
  • 8.6.3　定时误差检测及环路滤波器模块的Verilog HDL设计
  • 8.6.4　数控振荡器及插值间隔产生模块的Verilog HDL设计
  • 8.6.5　插值算法位同步技术FPGA实现后的仿真测试
  • 8.7　插值算法位同步环的板载测试
  • 8.7.1　硬件接口电路
  • 8.7.2　板载测试程序
  • 8.7.3　板载测试验证
  • 8.8　小结
  • 参考文献
  • 第9章　扩频调制解调技术的FPGA实现
  • 9.1　扩频通信的基本原理
  • 9.1.1　扩频通信的概念
  • 9.1.2　扩频通信的种类
  • 9.1.3　直扩系统的工作原理
  • 9.2　直扩系统调制信号的MATLAB仿真
  • 9.2.1　伪码序列的产生原理
  • 9.2.2　MATLAB仿真直扩系统调制信号
  • 9.3　直扩系统调制信号的FPGA实现
  • 9.3.1　伪码模块的Verilog HDL设计
  • 9.3.2　扩频调制模块的Verilog HDL设计
  • 9.4　伪码同步的原理
  • 9.4.1　滑动相关捕获原理
  • 9.4.2　延迟锁相环的跟踪原理
  • 9.5　伪码同步算法的设计及仿真
  • 9.5.1　伪码同步算法的设计
  • 9.5.2　捕获及跟踪门限的MATLAB仿真
  • 9.6　伪码同步的FPGA实现
  • 9.6.1　顶层模块的Verilog HDL设计
  • 9.6.2　伪码模块的Verilog HDL设计
  • 9.6.3　相关积分模块的Verilog HDL设计
  • 9.6.4　伪码相位调整模块的Verilog HDL设计
  • 9.6.5　FPGA实现后的仿真测试
  • 9.7　直扩系统解调环路的FPGA实现
  • 9.7.1　Costas环的Verilog HDL设计
  • 9.7.2　FPGA实现后的仿真测试
  • 9.8　小结
  • 参考文献
  • 封底
展开全部

评分及书评

尚无评分
目前还没人评分

出版方

电子工业出版社

电子工业出版社成立于1982年10月，是国务院独资、工信部直属的中央级科技与教育出版社，是专业的信息技术知识集成和服务提供商。经过三十多年的建设与发展，已成为一家以科技和教育出版、期刊、网络、行业支撑服务、数字出版、软件研发、软科学研究、职业培训和教育为核心业务的现代知识服务集团。出版物内容涵盖了电子信息技术的各个分支及工业技术、经济管理、科普与少儿、社科人文等领域，综合出版能力位居全国出版行业前列。