科技 类型
8.8 豆瓣评分
可以朗读 语音朗读
411千字 字数
2017-01-01 发行日期
展开全部

主编推荐语

国内首本关于纳米集成电路制造工艺的著作。

内容简介

本书共19章，涵盖先进集成电路工艺的发展史，集成电路制造流程、介电薄膜、金属化、光刻、刻蚀、表面清洁与湿法刻蚀、掺杂、化学机械平坦化，器件参数与工艺相关性，DFM（Design for Manufacturing），集成电路检测与分析、集成电路的可靠性，生产控制，良率提升，芯片测试与芯片封装等内容。

再版时加强了半导体器件方面的内容，增加了先进的FinFET、3D NAND存储器、CMOS图像传感器以及无结场效应晶体管器件与工艺等内容。

目录

  • 版权信息
  • 内容简介
  • 序言
  • 再版前言
  • 第1章 半导体器件
  • 1.1 N型半导体和P型半导体
  • 1.2 PN结二极管
  • 1.2.1 PN结自建电压
  • 1.2.2 理想PN结二极管方程
  • 1.3 双极型晶体管
  • 1.4 金属-氧化物-半导体场效应晶体管
  • 1.4.1 线性模型
  • 1.4.2 非线性模型
  • 1.4.3 阈值电压
  • 1.4.4 衬底偏置效应
  • 1.4.5 亚阈值电流
  • 1.4.6 亚阈值理想因子的推导
  • 1.5 CMOS器件面临的挑战
  • 1.6 结型场效应晶体管
  • 1.7 肖特基势垒栅场效应晶体管
  • 1.8 高电子迁移率晶体管
  • 1.9 无结场效应晶体管
  • 1.9.1 圆柱体全包围栅无结场效应晶体管突变耗尽层近似器件模型
  • 1.9.2 圆柱体全包围栅无结场效应晶体管完整器件模型
  • 1.9.3 无结场效应晶体管器件制作
  • 1.10 量子阱场效应晶体管
  • 1.11 小结
  • 参考文献
  • 第2章 集成电路制造工艺发展趋势
  • 2.1 引言
  • 2.2 横向微缩所推动的工艺发展趋势
  • 2.2.1 光刻技术
  • 2.2.2 沟槽填充技术
  • 2.2.3 互连层RC延迟的降低
  • 2.3 纵向微缩所推动的工艺发展趋势
  • 2.3.1 等效栅氧厚度的微缩
  • 2.3.2 源漏工程
  • 2.3.3 自对准硅化物工艺
  • 2.4 弥补几何微缩的等效扩充
  • 2.4.1 高k金属栅
  • 2.4.2 载流子迁移率提高技术
  • 2.5 展望
  • 参考文献
  • 第3章 CMOS逻辑电路及存储器制造流程
  • 3.1 逻辑技术及工艺流程
  • 3.1.1 引言
  • 3.1.2 CMOS工艺流程
  • 3.1.3 适用于高k栅介质和金属栅的栅最后形成或置换金属栅CMOS工艺流程
  • 3.1.4 CMOS与鳍式MOSFET（FinFET）
  • 3.2 存储器技术和制造工艺
  • 3.2.1 概述
  • 3.2.2 DRAM和eDRAM
  • 3.2.3 闪存
  • 3.2.4 FeRAM
  • 3.2.5 PCRAM
  • 3.2.6 RRAM
  • 3.2.7 MRAM
  • 3.2.8 3D NAND
  • 3.2.9 CMOS图像传感器
  • 3.3 无结场效应晶体管器件结构与工艺
  • 参考文献
  • 第4章 电介质薄膜沉积工艺
  • 4.1 前言
  • 4.2 氧化膜/氮化膜工艺
  • 4.3 栅极电介质薄膜
  • 4.3.1 栅极氧化介电层-氮氧化硅（SiOxNy）
  • 4.3.2 高k栅极介质
  • 4.4 半导体绝缘介质的填充
  • 4.4.1 高密度等离子体化学气相沉积工艺
  • 4.4.2 O3-TEOS的亚常压化学气相沉积工艺
  • 4.5 超低介电常数薄膜
  • 4.5.1 前言
  • 4.5.2 RC delay对器件运算速度的影响
  • 4.5.3 k为2.7～3.0的低介电常数材料
  • 4.5.4 k为2.5的超低介电常数材料
  • 4.5.5 刻蚀停止层与铜阻挡层介电常数材料
  • 参考文献
  • 第5章 应力工程
  • 5.1 简介
  • 5.2 源漏区嵌入技术
  • 5.2.1 嵌入式锗硅工艺
  • 5.2.2 嵌入式碳硅工艺
  • 5.3 应力记忆技术
  • 5.3.1 SMT技术的分类
  • 5.3.2 SMT的工艺流程
  • 5.3.3 SMT氮化硅工艺介绍及其发展
  • 5.4 双极应力刻蚀阻挡层
  • 5.5 应力效应提升技术
  • 参考文献
  • 第6章 金属薄膜沉积工艺及金属化
  • 6.1 金属栅
  • 6.1.1 金属栅极的使用
  • 6.1.2 金属栅材料性能的要求
  • 6.2 自对准硅化物
  • 6.2.1 预清洁处理
  • 6.2.2 镍铂合金沉积
  • 6.2.3 盖帽层TiN沉积
  • 6.3 接触窗薄膜工艺
  • 6.3.1 前言
  • 6.3.2 主要的问题
  • 6.3.3 前处理工艺
  • 6.3.4 PVD Ti
  • 6.3.5 TiN制程
  • 6.3.6 W plug制程
  • 6.4 金属互连
  • 6.4.1 前言
  • 6.4.2 预清洁工艺
  • 6.4.3 阻挡层
  • 6.4.4 种子层
  • 6.4.5 铜化学电镀
  • 6.4.6 洗边和退火
  • 6.5 小结
  • 参考文献
  • 第7章 光刻技术
  • 7.1 光刻技术简介
  • 7.1.1 光刻技术发展历史
  • 7.1.2 光刻的基本方法
  • 7.1.3 其他图像传递方法
  • 7.2 光刻的系统参数
  • 7.2.1 波长、数值孔径、像空间介质折射率
  • 7.2.2 光刻分辨率的表示
  • 7.3 光刻工艺流程
  • 7.4 光刻工艺窗口以及图形完整性评价方法
  • 7.4.1 曝光能量宽裕度，归一化图像对数斜率（NILS）
  • 7.4.2 对焦深度（找平方法）
  • 7.4.3 掩膜版误差因子
  • 7.4.4 线宽均匀性
  • 7.4.5 光刻胶形貌
  • 7.4.6 对准、套刻精度
  • 7.4.7 缺陷的检测、分类、原理以及排除方法
  • 7.5 相干和部分相干成像
  • 7.5.1 光刻成像模型，调制传递函数
  • 7.5.2 点扩散函数
  • 7.5.3 偏振效应
  • 7.5.4 掩膜版三维尺寸效应
  • 7.6 光刻设备和材料
  • 7.6.1 光刻机原理介绍
  • 7.6.2 光学像差及其对光刻工艺窗口的影响
  • 7.6.3 光刻胶配制原理
  • 7.6.4 掩膜版制作介绍
  • 7.7 与分辨率相关工艺窗口增强方法
  • 7.7.1 离轴照明
  • 7.7.2 相移掩膜版
  • 7.7.3 亚衍射散射条
  • 7.7.4 光学邻近效应修正
  • 7.7.5 二重图形技术
  • 7.7.6 浸没式光刻
  • 7.7.7 极紫外光刻
  • 参考文献
  • 第8章 干法刻蚀
  • 8.1 引言
  • 8.1.1 等离子刻蚀
  • 8.1.2 干法刻蚀机的发展
  • 8.1.3 干法刻蚀的度量
  • 8.2 干法刻蚀建模
  • 8.2.1 基本原理模拟
  • 8.2.2 经验模型
  • 8.3 先进的干法刻蚀反应器
  • 8.3.1 泛林半导体
  • 8.3.2 东京电子
  • 8.3.3 应用材料
  • 8.4 干法刻蚀应用
  • 8.4.1 浅槽隔离（STI）刻蚀
  • 8.4.2 多晶硅栅刻蚀
  • 8.4.3 栅侧墙刻蚀
  • 8.4.4 钨接触孔刻蚀
  • 8.4.5 铜通孔刻蚀
  • 8.4.6 电介质沟槽刻蚀
  • 8.4.7 铝垫刻蚀
  • 8.4.8 灰化
  • 8.4.9 新近出现的刻蚀
  • 8.5 先进的刻蚀工艺控制
  • 参考文献
  • 第9章 集成电路制造中的污染和清洗技术
  • 9.1 IC制造过程中的污染源
  • 9.2 IC污染对器件的影响
  • 9.3 晶片的湿法处理概述
  • 9.3.1 晶片湿法处理的要求
  • 9.3.2 晶片湿法处理的机理
  • 9.3.3 晶片湿法处理的范围
  • 9.4 晶片表面颗粒去除方法
  • 9.4.1 颗粒化学去除
  • 9.4.2 颗粒物理去除
  • 9.5 制程沉积膜前/后清洗
  • 9.6 制程光阻清洗
  • 9.7 晶片湿法刻蚀技术
  • 9.7.1 晶片湿法刻蚀过程原理
  • 9.7.2 硅湿法刻蚀
  • 9.7.3 氧化硅湿法刻蚀
  • 9.7.4 氮化硅湿法刻蚀
  • 9.7.5 金属湿法刻蚀
  • 9.8 晶背/边缘清洗和膜层去除
  • 9.9 65nm和 45nm以下湿法处理难点以及HKMG湿法应用
  • 9.9.1 栅极表面预处理
  • 9.9.2 叠层栅极：选择性刻蚀和清洗
  • 9.9.3 临时poly-Si去除
  • 9.10 湿法清洗机台及其冲洗和干燥技术
  • 9.10.1 单片旋转喷淋清洗机
  • 9.10.2 批旋转喷淋清洗机
  • 9.10.3 批浸泡式清洗机
  • 9.11 污染清洗中的测量与表征
  • 9.11.1 颗粒量测
  • 9.11.2 金属离子检测
  • 9.11.3 四探针厚度测量
  • 9.11.4 椭圆偏光厚度测量
  • 9.11.5 其他度量
  • 参考文献
  • 第10章 超浅结技术
  • 10.1 简介
  • 10.2 离子注入
  • 10.3 快速热处理工艺
  • 参考文献
  • 第11章 化学机械平坦化
  • 11.1 引言
  • 11.2 浅槽隔离抛光
  • 11.2.1 STI CMP的要求和演化
  • 11.2.2 氧化铈研磨液的特点
  • 11.2.3 固定研磨粒抛光工艺
  • 11.3 铜抛光
  • 11.3.1 Cu CMP的过程和机理
  • 11.3.2 先进工艺对Cu CMP的挑战
  • 11.3.3 Cu CMP产生的缺陷
  • 11.4 高k金属栅抛光的挑战
  • 11.4.1 CMP在高k金属栅形成中的应用
  • 11.4.2 ILD0 CMP的方法及使用的研磨液
  • 11.4.3 Al CMP的方法及使用的研磨液
  • 11.5 GST抛光（GST CMP）
  • 11.5.1 GST CMP的应用
  • 11.5.2 GST CMP的挑战
  • 11.6 小结
  • 参考文献
  • 第12章 器件参数和工艺相关性
  • 12.1 MOS电性参数
  • 12.2 栅极氧化层制程对MOS电性参数的影响
  • 12.3 栅极制程对MOS电性参数的影响
  • 12.4 超浅结对MOS电性参数的影响
  • 12.5 金属硅化物对MOS电性参数的影响
  • 12.6 多重连导线
  • 第13章 可制造性设计
  • 13.1 介绍
  • 13.2 DFM技术和工作流程
  • 13.2.1 光刻DFM
  • 13.2.2 Metal-1图形的例子
  • 13.3 CMP DFM
  • 13.4 DFM展望
  • 参考文献
  • 第14章 半导体器件失效分析
  • 14.1 失效分析概论
  • 14.1.1 失效分析基本原则
  • 14.1.2 失效分析流程
  • 14.2 失效分析技术
  • 14.2.1 封装器件的分析技术
  • 14.2.2 开封技术
  • 14.2.3 失效定位技术
  • 14.2.4 样品制备技术
  • 14.2.5 微分析技术
  • 14.2.6 表面分析技术
  • 14.3 案例分析
  • 参考文献
  • 第15章 集成电路可靠性介绍
  • 15.1 热载流子效应（HCI）
  • 15.1.1 HCI的机理
  • 15.1.2 HCI寿命模型
  • 15.2 负偏压温度不稳定性（NBTI）
  • 15.2.1 NBTI机理
  • 15.2.2 NBTI模型
  • 15.3 经时介电层击穿（TDDB）
  • 15.4 电压斜坡（V-ramp）和电流斜坡（J-ramp）测量技术
  • 15.5 氧化层击穿寿命预测
  • 15.6 电迁移
  • 15.7 应力迁移
  • 15.8 集成电路可靠性面临的挑战
  • 15.9 小结
  • 第16章 集成电路测量
  • 16.1 测量系统分析
  • 16.1.1 准确性和精确性
  • 16.1.2 测量系统的分辨力
  • 16.1.3 稳定分析
  • 16.1.4 位置分析
  • 16.1.5 变异分析
  • 16.1.6 量值的溯源、校准和检定
  • 16.2 原子力显微镜
  • 16.2.1 仪器结构
  • 16.2.2 工作模式
  • 16.3 扫描电子显微镜
  • 16.4 椭圆偏振光谱仪
  • 16.5 统计过程控制
  • 16.5.1 统计控制图
  • 16.5.2 过程能力指数
  • 16.5.3 统计过程控制在集成电路生产中的应用
  • 参考文献
  • 第17章 良率改善
  • 17.1 良率改善介绍
  • 17.1.1 关于良率的基础知识
  • 17.1.2 失效机制
  • 17.1.3 良率学习体系
  • 17.2 用于良率提高的分析方法
  • 17.2.1 基本图表在良率分析中的应用
  • 17.2.2 常用的分析方法
  • 17.2.3 系统化的良率分析方法
  • 第18章 测试工程
  • 18.1 测试硬件和程序
  • 18.1.1 测试硬件
  • 18.1.2 测试程序
  • 18.1.3 缺陷、失效和故障
  • 18.2 储存器测试
  • 18.2.1 储存器测试流程
  • 18.2.2 测试图形
  • 18.2.3 故障模型
  • 18.2.4 冗余设计与激光修复
  • 18.2.5 储存器可测性设计
  • 18.2.6 老化与测试
  • 18.3 IDDQ测试
  • 18.3.1 IDDQ测试和失效分析
  • 18.3.2 IDDQ测试与可靠性
  • 18.4 数字逻辑测试
  • 18.5 可测性设计
  • 18.5.1 扫描测试
  • 18.5.2 内建自测试
  • 参考文献
  • 第19章 芯片封装
  • 19.1 传统的芯片封装制造工艺
  • 19.1.1 减薄（Back Grind）
  • 19.1.2 贴膜（Wafer Mount）
  • 19.1.3 划片（Wafer Saw）
  • 19.1.4 贴片（Die Attach）
  • 19.1.5 银胶烘焙（Epoxy Curing）
  • 19.1.6 打线键合（Wire Bond）
  • 19.1.7 塑封成型（压模成型，Mold）
  • 19.1.8 塑封后烘焙（Post Mold Curing）
  • 19.1.9 除渣及电镀（Deflash and Plating）
  • 19.1.10 电镀后烘焙（Post Plating Baking）
  • 19.1.11 切筋整脚成型（Trim/From）
  • 19.2 大电流的功率器件需用铝线键合工艺取代金线键合工艺
  • 19.3 QFN的封装与传统封装的不同点
  • 19.4 铜线键合工艺取代金线工艺
  • 19.5 立体封装（3D Package）形式简介
  • 19.5.1 覆晶式封装（Flip-Chip BGA）
  • 19.5.2 堆叠式封装（Stack Multi-chip package）
  • 19.5.3 芯片覆晶式级封装（WLCSP）
  • 19.5.4 芯片级堆叠式封装（TSV package）
  • 参考文献
  • 本书部分作者简介
展开全部

评分及书评

评分不足
1个评分

出版方

清华大学出版社

清华大学出版社成立于1980年6月，是由教育部主管、清华大学主办的综合出版单位。植根于“清华”这座久负盛名的高等学府，秉承清华人“自强不息，厚德载物”的人文精神，清华大学出版社在短短二十多年的时间里，迅速成长起来。清华大学出版社始终坚持弘扬科技文化产业、服务科教兴国战略的出版方向，把出版高等学校教学用书和科技图书作为主要任务，并为促进学术交流、繁荣出版事业设立了多项出版基金，逐渐形成了以出版高水平的教材和学术专著为主的鲜明特色，在教育出版领域树立了强势品牌。