计算机 类型
可以朗读 语音朗读
355千字 字数
2015-03-01 发行日期
展开全部

主编推荐语

集成电路设计与实例：VLSI方法学、Verilog、低功耗、FPGA

内容简介

本书共15章，主要内容包括集成电路发展历史与现状、VLSI设计方法学、Verilog硬件描述语言、Verilog HDL逻辑设计方法、VLSI设计的验证方法与EDA技术、可测性设计方法、低功耗设计方法、基于FPGA的VLSI设计方法以及7个设计实例。

目录

  • 封面
  • 扉页
  • 版权信息
  • 目录
  • 内容提要
  • 前言
  • 第1章 数字集成电路设计概述
  • 1.1 数字集成电路的发展历史与现状
  • 1.1.1 机械式计算机的启蒙时代
  • 1.1.2 电子技术和半导体技术的诞生和发展
  • 1.2 现代数字IC设计方法的发展
  • 1.2.1 自底向上的设计方法
  • 1.2.2 自顶向下的设计方法
  • 1.2.3 自顶向下与自底向上相结合的设计方法
  • 1.3 数字IC前端设计语言及后端设计软件
  • 1.3.1 Verilog硬件描述语言
  • 1.3.2 VHDL设计语言
  • 1.3.3 验证和验证语言
  • 1.3.4 数字IC设计后端EDA工具
  • 1.4 数字IC的设计模式
  • 1.4.1 全定制设计模式
  • 1.4.2 标准单元设计模式
  • 1.4.3 门阵列设计模式
  • 1.4.4 宏模块设计模式
  • 1.4.5 FPGA设计模式
  • 1.4.6 不同设计模式的比较
  • 1.5 数字IC设计面临的挑战
  • 1.5.1 工艺极限的挑战
  • 1.5.2 投资风险的挑战
  • 1.5.3 IC工程师面临的挑战
  • 1.5.4 项目管理上的挑战
  • 1.6 集成电路的分类
  • 1.6.1 按用途分类
  • 1.6.2 按集成度分类
  • 1.6.3 按设计与制造过程分类
  • 1.7 集成电路设计与制造相关的常用术语和基本概念
  • 1.8 集成电路设计质量评价
  • 第2章 VLSI设计方法学
  • 2.1 VLSI设计流程简介
  • 2.2 系统体系结构设计
  • 2.2.1 系统体系结构设计的内容及方法
  • 2.2.2 系统体系结构设计实例
  • 2.3 RTL代码编写
  • 2.4 RTL代码功能仿真
  • 2.5 综合优化
  • 2.6 可测性设计
  • 2.7 后端布局布线
  • 2.8 时序仿真
  • 2.9 静态时序分析与时序收敛
  • 2.9.1 静态时序分析
  • 2.9.2 时序收敛
  • 2.10 CMOS工艺选择
  • 2.11 IC产业的变革及对设计方法的影响
  • 第3章 Verilog硬件描述语言
  • 3.1 引言
  • 3.2 Verilog HDL基本结构
  • 3.2.1 简单的Verilog HDL例子
  • 3.2.2 Verilog HDL的基本结构
  • 3.2.3 逻辑功能定义
  • 3.2.4 关键字
  • 3.2.5 标识符
  • 3.2.6 编写Verilog HDL源代码的标准
  • 3.3 数据类型及常量、变量
  • 3.4 运算符及表达式
  • 3.5 语句
  • 3.6 赋值语句和块语句
  • 3.7 条件语句
  • 3.8 循环语句
  • 3.9 结构说明语句
  • 3.10 编译预处理语句
  • 3.11 语句的顺序执行与并行执行
  • 3.12 不同抽象级别的Verilog HDL模型
  • 3.13 设计技巧
  • 第4章 Verilog HDL逻辑设计方法
  • 4.1 基本组合电路的设计方法
  • 4.2 基本时序电路设计
  • 4.3 同步状态机的设计方法
  • 4.4 存储模块设计
  • 4.5 复杂数字系统的逻辑设计
  • 4.5.1 算法状态机图
  • 4.5.2 数据通道/控制器划分
  • 4.5.3 复杂数字系统的设计方法
  • 4.6 复杂数字系统设计举例：多周期处理机设计
  • 4.6.1 多周期处理机Verilog RTL代码
  • 4.6.2 多周期处理机测试代码
  • 4.6.3 多周期处理机功能仿真
  • 4.7 可综合的Verilog RTL设计
  • 4.7.1 可综合的组合电路设计
  • 4.7.2 可综合的时序电路设计
  • 4.8 代码书写风格
  • 第5章 VLSI设计的验证方法
  • 5.1 VLSI设计验证的原理与方法
  • 5.2 软件仿真举例1：RSA加密处理器仿真
  • 5.3 软件仿真举例2 ：基于USB的RSA加密处理器的功能仿真
  • 5.4 软件仿真举例3：AES加密处理器的时序仿真
  • 5.5 硬件仿真举例：基于USB的AES/RSA加密处理器的硬件仿真
  • 5.6 验证平台编码风格
  • 5.7 验证平台模块设计
  • 5.8 验证平台结构设计
  • 5.9 断言
  • 5.10 验证质量评估
  • 第6章 EDA工具的使用方法
  • 6.1 ModelSim的使用方法
  • 6.1.1 ModelSim概览
  • 6.1.2 基本仿真流程
  • 6.1.3 ModelSim工程
  • 6.1.4 基于多库的仿真
  • 6.1.5 在波形窗口中查看仿真结果
  • 6.1.6 利用ModelSim进行时序仿真
  • 6.2 Quartus II的使用方法
  • 6.2.1 可编程逻辑设计流程
  • 6.2.2 设计输入
  • 6.2.3 综合
  • 6.2.4 仿真
  • 6.2.5 布局布线
  • 6.2.6 基于块的设计
  • 6.2.7 时序分析
  • 6.2.8 时序逼近
  • 6.2.9 编程与配置
  • 6.2.10 调试
  • 6.2.11 工程更改管理
  • 6.2.12 系统级设计
  • 6.2.13 软件开发
  • 第7章 低功耗设计技术
  • 7.1 低功耗设计的背景和意义
  • 7.2 低功耗设计技术的发展趋势
  • 7.3 常用的低功耗设计技术介绍
  • 第8章 可测性设计方法
  • 8.1 可测性设计的背景及意义
  • 8.2 可测性设计的基本概念与方法
  • 8.2.1 常用缩略语解释
  • 8.2.2 DFT的常用方法
  • 8.3 基于ATPG的扫描测试
  • 8.3.1 扫描测试的基本原理
  • 8.3.2 扫描测试的主要阶段
  • 8.3.3 扫描测试的基本时序
  • 8.3.4 扫描设计的注意事项
  • 8.4 边界扫描电路设计
  • 8.4.1 边界扫描简介
  • 8.4.2 边界扫描电路结构
  • 8.4.3 TAP控制器及指令集
  • 8.4.4 基于BSD Compiler的边界扫描电路设计方法
  • 第9章 VLSI设计实例1：AES密码处理器设计
  • 9.1 AES算法描述
  • 9.1.1 数学预备知识
  • 9.1.2 符号和习惯用语
  • 9.1.3 AES加密算法
  • 9.1.4 AES解密算法
  • 9.1.5 密钥扩展
  • 9.2 AES密码处理器的体系结构设计
  • 9.2.1 AES密码处理器框图及外部信号说明
  • 9.2.2 AES密码处理器模块结构图
  • 9.2.3 AES密码处理器各子模块设计方案
  • 9.3 AES密码处理器的Verilog模型设计
  • 9.4 AES密码处理器的功能仿真
  • 9.4.1 密钥扩展仿真结果
  • 9.4.2 加密仿真结果
  • 9.4.3 解密仿真结果
  • 9.5 基于FPGA的AES密码处理器的实现与测试
  • 9.5.1 基于FPGA的AES密码处理器的综合与时序仿真
  • 9.5.2 基于FPGA的AES密码处理器的实现与测试
  • 第10章 VLSI设计实例2：SMS4密码处理器设计
  • 10.1 SMS4密码算法简介
  • 10.1.1 说明与定义
  • 10.1.2 SMS4加解密过程
  • 10.1.3 SMS4密钥的扩展过程
  • 10.2 体系结构设计
  • 10.2.1 基于单轮循环迭代的设计
  • 10.2.2 基于全流水线的设计
  • 10.2.3 基于流水线与循环相结合的设计
  • 10.3 RTL级模型建立与功能仿真
  • 10.3.1 基于单轮循环迭代的RTL级模型建立与仿真
  • 10.3.2 基于全流水线的RTL级模型建立与仿真
  • 10.3.3 基于流水线与循环相结合的RTL级模型建立与仿真
  • 10.4 FPGA实现与测试
  • 10.4.1 Cyclone器件简介
  • 10.4.2 基于Quartus II的综合
  • 10.4.3 结合ModelSim的时序仿真
  • 10.4.4 基于Altera-cyclone芯片的实现
  • 第11章 VLSI设计实例3——RSA密码处理器设计
  • 11.1 RSA算法描述
  • 11.2 RSA算法硬件实现原理
  • 11.3 RSA密码处理器体系结构设计
  • 11.3.1 RSA模块框图及外部信号说明
  • 11.3.2 RSA密码处理器总体结构设计方案
  • 11.3.3 Montgomery模乘运算子模块设计方案
  • 11.3.4 模数/明密文/参数AC寄存器堆设计方案
  • 11.3.5 密钥寄存器堆设计方案
  • 11.3.6 MM输入寄存器设计方案
  • 11.3.7 RSA控制模块设计方案
  • 11.4 RSA密码处理器RTL级设计及仿真
  • 11.4.1 系统控制模块
  • 11.4.2 Montgomery模乘模块
  • 11.4.3 RSA系统总模块
  • 11.5 RSA密码处理器的综合
  • 11.5.1 RTL级逻辑图
  • 11.5.2 综合结果
  • 11.6 RSA密码处理器的FPGA实现与测试
  • 11.6.1 RSA密码处理器的FPGA实现
  • 11.6.2 RSA密码处理器的测试
  • 参考文献
展开全部

评分及书评

尚无评分
目前还没人评分

出版方

人民邮电出版社

人民邮电出版社是工业和信息化部主管的大型专业出版社，成立于1953年10月1日。人民邮电出版社坚持“立足信息产业、面向现代社会、传播科学知识、服务科教兴国”，致力于通信、计算机、电子技术、教材、少儿、经管、摄影、集邮、旅游、心理学等领域的专业图书出版。