计算机 类型
可以朗读 语音朗读
226千字 字数
2018-08-01 发行日期
展开全部

主编推荐语

重要专业基础课：数字逻辑、电路分析、系统设计、Verilog应用。

内容简介

本课程是计算机、通信、自动控制及信息等专业的重要专业基础课。核心内容包括数字逻辑及系统概述、组合逻辑电路分析、时序逻辑电路分析、数字系统设计方法学、硬件描述语言Verilog、基于VerilogHDL的组合电路设计及验证、基于Verilog的时序逻辑电路设计及验证。

目录

  • 扉页
  • 版权页
  • 目录
  • 内容提要
  • 前言
  • 经典篇
  • 第1章 数字逻辑基础
  • 1.1 概述
  • 1.1.1 模拟信号及数字信号
  • 1.1.2 数字抽象
  • 1.1.3 数字信号传输时对“0”“1”的处理
  • 1.2 数制与码制
  • 1.2.1 数制
  • 1.2.2 码制
  • 1.2.3 常用编码
  • 1.3 数字逻辑设计基础
  • 1.3.1 逻辑代数
  • 1.3.2 逻辑函数的表示方法
  • 1.3.3 逻辑函数的化简
  • 1.3.4 逻辑门电路
  • 习题
  • 第2章 组合逻辑电路
  • 2.1 概述
  • 2.2 组合逻辑电路的分析
  • 2.2.1 组合逻辑电路的分析方法
  • 2.2.2 组合逻辑电路的分析举例
  • 2.3 常用的组合逻辑电路
  • 2.3.1 编码器
  • 2.3.2 译码器
  • 2.3.3 数据选择器
  • 2.3.4 数值比较器
  • 2.3.5 加法器
  • 2.4 组合逻辑电路的设计
  • 2.4.1 组合逻辑电路的设计方法
  • 2.4.2 组合逻辑电路的设计举例
  • 2.5 组合逻辑电路的时序分析
  • 习题
  • 第3章 时序逻辑电路
  • 3.1 概述
  • 3.1.1 时序电路的基本概念及特点
  • 3.1.2 时序电路逻辑功能的表示方法
  • 3.1.3 时序电路的分类
  • 3.2 锁存器与触发器
  • 3.2.1 锁存器
  • 3.2.2 触发器
  • 3.3 时序电路的分析
  • 3.3.1 时序电路的分析方法
  • 3.3.2 时序电路的分析举例
  • 3.4 常用的时序逻辑电路
  • 3.4.1 寄存器
  • 3.4.2 计数器
  • 3.5 时序电路的设计方法
  • 3.6 时序逻辑电路时序分析的基本概念
  • 习题
  • 现代篇
  • 第4章 硬件描述语言Verilog HDL
  • 4.1 HDL简介
  • 4.1.1 关于硬件描述语言
  • 4.1.2 Verilog HDL的特点
  • 4.1.3 硬件描述语言的发展趋势
  • 4.2 初步认知
  • 4.2.1 门级风格的描述
  • 4.2.2 数据流风格的描述
  • 4.2.3 行为风格的描述
  • 4.2.4 测试平台的编写
  • 4.2.5 使用ModelSim进行仿真
  • 4.2.6 Verilog HDL在电路综合中的应用
  • 4.3 Verilog HDL基本知识
  • 4.3.1 标识符和关键字
  • 4.3.2 编写格式
  • 4.3.3 模块和端口
  • 4.3.4 系统任务和系统函数
  • 4.3.5 常用编译器指令
  • 4.4 数据类型、操作符和表达式
  • 4.4.1 值的种类
  • 4.4.2 数据类型
  • 4.4.3 操作符
  • 4.4.4 表达式
  • 4.5 数据流建模
  • 4.6 行为级建模
  • 4.6.1 过程结构
  • 4.6.2 时序控制
  • 4.6.3 语句块
  • 4.6.4 过程性赋值
  • 4.6.5 过程性连续赋值
  • 4.6.6 几种赋值方式的对比
  • 4.6.7 分支语句
  • 4.6.8 循环控制语句
  • 4.6.9 任务和函数
  • 4.7 结构级建模
  • 4.7.1 Verilog HDL的4个抽象层次
  • 4.7.2 内置基本门级元件
  • 4.7.3 结构建模
  • 4.7.4 用户自定义元件（UDP）
  • 4.8 测试平台及测试激励
  • 4.9 良好的编程风格
  • 习题
  • 第5章 基于EDA的数字逻辑电路设计基础
  • 5.1 EDA技术简介
  • 5.1.1 EDA技术及其发展
  • 5.1.2 EDA技术实现的目标
  • 5.1.3 EDA和传统设计方法的比较
  • 5.1.4 EDA技术的发展趋势
  • 5.2 EDA设计流程及工具
  • 5.2.1 数字系统设计的一般步骤
  • 5.2.2 EDA工具及其作用
  • 5.3 FPGA简介
  • 5.3.1 关于FPGA
  • 5.3.2 FPGA的基本分类
  • 5.3.3 FPGA的体系结构
  • 5.3.4 FPGA主流厂商简介
  • 5.3.5 集成开发环境Libero IDE
  • 5.4 IP核基础
  • 5.4.1 IP技术概述
  • 5.4.2 Actel IP核简介
  • 5.5 EDA开发综合实例
  • 5.5.1 实例一：ModelSim的使用
  • 5.5.2 实例二：Libero IDE完整设计流程
  • 5.5.3 实例三：SmartDesign的使用
  • 习题
  • 第6章 基于EDA的组合电路设计、综合及验证
  • 6.1 基本逻辑门电路
  • 6.1.1 基本逻辑门电路的Verilog设计
  • 6.1.2 基本逻辑门电路的综合
  • 6.1.3 测试平台设计
  • 6.1.4 基本逻辑门电路的验证
  • 6.2 编码器
  • 6.2.1 8-3编码器
  • 6.2.2 综合结果分析
  • 6.2.3 74HC148设计
  • 6.3 译码器
  • 6.3.1 3-8译码器
  • 6.3.2 扩展型4511设计
  • 6.4 数据选择器
  • 6.5 数值比较器
  • 6.5.1 4位数值比较器
  • 6.5.2 74HC85设计
  • 6.6 加法器
  • 6.6.1 4位串行（行波）进位加法器
  • 6.6.2 4位超前进位加法器
  • 6.7 乘法器
  • 6.8 组合逻辑电路的竞争冒险问题
  • 6.8.1 竞争冒险分析
  • 6.8.2 竞争冒险的解决方法
  • 6.8.3 进一步分析
  • 6.9 组合逻辑电路的综合性实例
  • 6.9.1 实例一：补码生成电路
  • 6.9.2 实例二：有符号数的比较电路设计
  • 6.9.3 实例三：有符号数的加法电路设计
  • 6.9.4 实例四：8位二进制数转换为十进制数的电路设计
  • 6.9.5 实例五：编码器扩展电路设计
  • 习题
  • 第7章 基于EDA的时序电路设计、综合及验证
  • 7.1 锁存器
  • 7.2 触发器
  • 7.2.1 D触发器
  • 7.2.2 RS触发器
  • 7.2.3 JK触发器（同步）
  • 7.2.4 T触发器（异步清零）
  • 7.3 寄存器
  • 7.3.1 基本寄存器
  • 7.3.2 移位寄存器（并入并出单向左移）
  • 7.3.3 移位寄存器（并入串出单向左移）
  • 7.3.4 移位寄存器（串入并出单向左移）
  • 7.3.5 移位寄存器（串入串出单向左移）
  • 7.4 寄存器传输
  • 7.5 计数器
  • 7.5.1 计数器（4位二进制加法）
  • 7.5.2 74HC161设计
  • 7.6 有限状态机
  • 7.6.1 有限状态机概述
  • 7.6.2 有限状态机的设计方法
  • 7.6.3 基于状态转换图（STG）的FSM设计实例
  • 7.6.4 基于算法状态图（ASM）的FSM设计
  • 7.6.5 有限状态机设计总结
  • 7.7 时序逻辑电路的综合性实例
  • 7.7.1 实例一：计数器数码管显示电路设计
  • 7.7.2 实例二：4位数码管动态扫描显示电路的设计
  • 7.7.3 实例三：交通灯控制器
  • 7.7.4 实例四：键盘扫描器和编码器
  • 7.7.5 实例五：短跑计时器
  • 习题
  • 实验篇
  • 第8章 实验
  • 8.1 数字逻辑及系统设计实验箱介绍
  • 8.2 基于实验箱的数字逻辑实验
  • 8.2.1 基本门电路
  • 8.2.2 门电路综合实验
  • 8.2.3 组合逻辑电路
  • 8.2.4 时序逻辑电路
  • 8.3 数字逻辑综合实验
  • 8.3.1 组合逻辑综合实验
  • 8.3.2 时序逻辑综合实验
  • 8.4 数字逻辑基础设计仿真及验证
  • 8.4.1 基本门电路
  • 8.4.2 组合逻辑电路
  • 8.4.3 时序逻辑电路
  • 8.5 数字逻辑综合设计仿真及验证
  • 8.5.1 基于Verilog HDL的组合逻辑综合实验
  • 8.5.2 基于Verilog HDL的时序逻辑综合实验
  • 参考文献
展开全部

评分及书评

尚无评分
目前还没人评分

出版方

人民邮电出版社

人民邮电出版社是工业和信息化部主管的大型专业出版社，成立于1953年10月1日。人民邮电出版社坚持“立足信息产业、面向现代社会、传播科学知识、服务科教兴国”，致力于通信、计算机、电子技术、教材、少儿、经管、摄影、集邮、旅游、心理学等领域的专业图书出版。