计算机 类型
可以朗读 语音朗读
108千字 字数
2020-01-01 发行日期
展开全部

主编推荐语

全面解析Vivado 2018新特性，探讨UltraFast设计方法学，聚焦板级规划、设计流程等方面，提高工作效率。

内容简介

全书共七章，力图帮助读者了解Vivado 2018版本的新特性，同时理解并掌握UltraFast设计方法学。UltraFast方法学是实践经验的总结，涉及板级规划、设计流程、代码风格、时序约束、时序收敛等方面。本书重点围绕后三个方面进行阐述。此外，针对被越来越广泛使用的SSI器件，本书也介绍了相应的设计指南，例如，如何在早期进行设计规划、如何对跨die信号进行处理、如何使用LAGUNA寄存器、如何对基于SSI器件的设计进行分析等。除此之外，作者也根据实践经验总结了一些常用的技巧，尽可能地帮助读者提高工作效率。

目录

  • 封面
  • 书名页
  • 内容简介
  • 版权页
  • 前　言
  • 目录
  • 第1章　综合阶段
  • 1.1　综合设置分析
  • 1.1.1　−flatten_hierarchy
  • 1.1.2　−control_set_opt_threshold
  • 1.1.3　−no_lc
  • 1.1.4　−keep_equivalent_registers
  • 1.1.5　−resource_sharing
  • 1.1.6　−gated_clock_conversion
  • 1.1.7　−fanout_limit
  • 1.1.8　−shreg_min_size和−no_srlextract
  • 1.1.9　−fsm_extraction
  • 1.2　综合属性分析
  • 1.2.1　ASYNC_REG
  • 1.2.2　MAX_FANOUT
  • 1.2.3　SRL_STYLE和SHREG_EXTRACT
  • 1.2.4　USE_DSP
  • 1.2.5　RAM_STYLE和ROM_STYLE
  • 1.2.6　EXTRACT_ENABLE和EXTRACT_RESET
  • 1.2.7　MARK_DEBUG
  • 1.3　模块化综合技术
  • 1.3.1　模块化综合技术概述
  • 1.3.2　模块化综合技术的应用场景
  • 1.4　OOC综合方式
  • 第2章　实现阶段
  • 2.1　实现阶段的子步骤
  • 2.2　关于逻辑优化
  • 2.2.1　基本优化
  • 2.2.2　优化MUX
  • 2.2.3　优化LUT
  • 2.2.4　优化移位寄存器
  • 2.2.5　优化进位链
  • 2.2.6　优化控制集
  • 2.2.7　优化扇出
  • 2.3　关于布局
  • 2.4　关于物理优化
  • 2.4.1　基本优化
  • 2.4.2　交互式物理优化
  • 2.5　关于布线
  • 2.5.1　优先对关键路径布线
  • 2.5.2　查看布线报告
  • 2.6　关于增量实现
  • 2.7　关于ECO
  • 2.7.1　什么是ECO
  • 2.7.2　ECO流程
  • 2.7.3　ECO应用案例：替换ILA待测信号
  • 第3章　高效设计
  • 3.1　高效使用触发器
  • 3.1.1　同步复位与异步复位
  • 3.1.2　触发器的初始值
  • 3.1.3　锁存器
  • 3.2　高效使用LUT
  • 3.2.1　LUT用作逻辑函数发生器
  • 3.2.2　LUT用作移位寄存器
  • 3.2.3　LUT用作分布式RAM
  • 3.3　高效使用Block RAM
  • 3.3.1　Block RAM的基本结构
  • 3.3.2　Block RAM的性能与功耗
  • 3.4　高效使用UltraRAM
  • 3.4.1　UltraRAM的基本结构
  • 3.4.2　UltraRAM的读写操作方式
  • 3.4.3　UltraRAM的实例化方式
  • 3.5　高效使用DSP48E2
  • 3.5.1　DSP48E2的基本结构
  • 3.5.2　DSP48E2的性能与功耗
  • 3.6　高效使用MMCM
  • 3.6.1　MMCM的基本功能
  • 3.6.2　MMCM的功耗与输出时钟的抖动
  • 3.7　高效设计异步跨时钟域电路
  • 3.7.1　单bit异步跨时钟域电路
  • 3.7.2　多bit异步跨时钟域电路
  • 第4章　时序约束
  • 4.1　管理约束
  • 4.1.1　约束文件
  • 4.1.2　4种时序路径
  • 4.1.3　4个步骤完成时序约束
  • 4.2　时钟周期约束
  • 4.2.1　主时钟周期约束
  • 4.2.2　生成时钟周期约束
  • 4.2.3　对同一时钟源添加多个时钟周期约束
  • 4.2.4　调整时钟特性约束
  • 4.3　I/O延迟约束
  • 4.4　时序例外路径约束
  • 4.4.1　多周期路径约束
  • 4.4.2　伪路径约束
  • 4.4.3　最大/最小延迟约束
  • 4.4.4　时序例外路径约束的指导原则
  • 4.5　使用create_generated_clock
  • 4.6　使用set_clock_groups
  • 4.7　调试约束
  • 4.7.1　了解约束的优先级
  • 4.7.2　了解约束文件的属性和编译顺序
  • 4.7.3　借助TCE调试约束
  • 4.7.4　借助Tcl命令调试约束
  • 4.8　案例分析
  • 第5章　时序收敛
  • 5.1　时序收敛的标准
  • 5.1.1　检查约束
  • 5.1.2　检查建立时间裕量
  • 5.2　基线设计
  • 5.3　分析时序违例
  • 5.3.1　分析时序违例的可能原因
  • 5.3.2　确定时序违例的根本原因
  • 5.3.3　分析逻辑级数
  • 5.3.4　分析数据路径延迟
  • 5.3.5　分析时钟歪斜
  • 5.4　解决时序违例
  • 5.4.1　降低逻辑延迟
  • 5.4.2　降低布线延迟
  • 5.4.3　降低时钟歪斜
  • 5.4.4　降低时钟不确定性
  • 5.5　时序收敛技术
  • 5.5.1　面向模块的综合技术
  • 5.5.2　逻辑级数
  • 5.5.3　控制集
  • 5.5.4　高扇出网线
  • 5.5.5　路径优先级
  • 5.5.6　保持时间违例
  • 5.5.7　实现策略
  • 5.5.8　多次迭代
  • 5.5.9　过约束
  • 5.5.10　增量编译
  • 5.5.11　手工布局
  • 5.5.12　复用布局
  • 第6章　SSI器件设计
  • 6.1　SSI器件设计面临的挑战
  • 6.2　SSI器件的基本结构
  • 6.2.1　SLR架构
  • 6.2.2　跨die资源
  • 6.3　SSI器件的设计规划
  • 6.3.1　数据流
  • 6.3.2　设计层次
  • 6.3.3　跨die路径
  • 6.4　SSI器件的设计分析
  • 6.4.1　资源分析
  • 6.4.2　时序分析
  • 第7章　应用技巧
  • 7.1　界面操作
  • 7.1.1　快捷键
  • 7.1.2　Dashboard按钮
  • 7.1.3　各类报告
  • 7.1.4　Schematic视图
  • 7.1.5　Device视图
  • 7.2　工程管理
  • 7.2.1　揭秘DCP
  • 7.2.2　复制工程
  • 7.2.3　复制IP
  • 7.3　资源利用率报告分析
  • 7.3.1　Block RAM的利用率
  • 7.3.2　LUT和LUTRAM的区别
  • 7.3.3　LUT的个数
  • 7.3.4　report_utilization命令的功能
  • 7.4　时序报告分析
  • 7.4.1　生成时序报告
  • 7.4.2　阅读时序报告
  • 7.5　Tcl命令应用
  • 7.5.1　report_high_fanout_nets
  • 7.5.2　report_design_analysis
  • 7.5.3　report_qor_suggestions
  • 7.5.4　report_failfast
  • 7.6　其他技巧
  • 7.6.1　设置多线程
  • 7.6.2　复用Block的位置信息
  • 7.6.3　获取Package Delay
  • 7.6.4　快速生成IBIS模型
  • 7.6.5　使用MAX_FANOUT
  • 后　记
  • 封底
展开全部

评分及书评

尚无评分
目前还没人评分

出版方

电子工业出版社

电子工业出版社成立于1982年10月，是国务院独资、工信部直属的中央级科技与教育出版社，是专业的信息技术知识集成和服务提供商。经过三十多年的建设与发展，已成为一家以科技和教育出版、期刊、网络、行业支撑服务、数字出版、软件研发、软科学研究、职业培训和教育为核心业务的现代知识服务集团。出版物内容涵盖了电子信息技术的各个分支及工业技术、经济管理、科普与少儿、社科人文等领域，综合出版能力位居全国出版行业前列。